• 招賢納士

    • AE(應用工程師)

      學歷:本科及以上學歷

      職責:

      負責項目的開發, 包括產品定義, FPGA驗證, 樣品測試等, 完成新品對客戶的推廣和演示;協助完成測試工作,保證芯片生產的順利進行, 對已經開始銷售的產品進行維護;協助完成新品的內部測試。

      要求:

      1、微電子或電子專業本科以上, 扎實的電子電路基礎知識,從事系統設計工作3年以上;

      2、精通單片機的編程和應用,熟悉FPGA的應用, 熟悉PCB板的制作, 熟練使用protel;

      3、了解集成電路的設計,工藝及封裝;

      4、工作態度嚴謹,有良好的溝通能力、表達能力;

      5、英語水平良好。

    • FAE(現場應用工程師)

      學歷:本科及以上學歷

      職責:

      1、負責公司產品的售前售中售后全方面技術支持 ;

      2、參與芯片參數調試;

      3、提供新產品建議,參與市場調研;

      4、負責Sales、代理商和客戶端技術培訓。

      要求:

      1、電子工程本科及以上學歷;

      2、文字書寫和語言表達能力強,善于溝通;

      3、有手機設計經驗或小家電經驗者優先。

    • 版圖設計工程師

      學歷:本科及以上學歷

      職責:

      負責版圖設計和TAPE OUT工作。

      要求:

      1、微電子或電子專業本科以上學歷;

      2、有一定的線路知識, 熟悉CMOS和BIPOLAR的工藝流程;

      3、具有3年以上工作經驗,至少獨立完成過一個項目的版圖設計;

      4、能熟練運用Cadence Virtuso等集成電路設計EDA工具;

      5、工作態度嚴謹,有良好的溝通能力、表達能力,英語水平良好。

    • 數字設計工程師

      學歷:本科及以上學歷

      職責:

      負責項目的開發, 包括產品定義, FPGA驗證, 線路設計, 指導版圖設計, 測試程序, 樣品測試等。

      要求:

      1、微電子或電子專業本科,碩士或博士更佳;

      2、扎實的數字電路基礎知識,從事數字集成電路設計工作3年以上工作經驗;

      3、完成至少一個項目從產品定義到樣品測試, 精通VHDL/VERILOG編碼, SYNOPSIS 綜合設計軟件, 能熟練運用與Cadence相關的集成電路設計EDA工具,對版圖設計也有一定理解;

      4、工作態度嚴謹,有良好的溝通能力、表達能力,英語水平良好。

    • 模擬設計工程師

      學歷:本科及以上學歷

      職責:

      負責項目的開發, 包括產品定義, 線路設計, 指導版圖設計, 測試程序, 樣品測試等。

      要求:

      1、微電子或電子專業本科,碩士或博士更佳;

      2、扎實的模擬電路基礎知識,從事模擬集成電路設計工作3年以上工作經驗;

      3、完成至少一個項目從產品定義到樣品測試;

      4、能熟練運用Cadence相關的模擬集成電路設計EDA工具,對版圖設計也有一定理解;

      5、熟悉CMOS/BICMOS/BCD基本器件結構;

      6、工作態度嚴謹,有良好的溝通能力、表達能力,英語水平良好;

      7、有電源管理相關類芯片設計經驗的優先考慮。

    铁算算盘4887 <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <文本链> <文本链> <文本链> <文本链> <文本链> <文本链>